- Nvidia prépare Feynman sur TSMC A16 avec GAA et alimentation arrière pour maximiser l'efficacité et les performances.
- Le TSMC A16 promet une vitesse de +8 à 10 % ou une consommation de -15 à 20 % par rapport au N2 et à une densité plus élevée.
- Le coût des plaquettes est supérieur à 30.000 XNUMX $ et le rendement initial est risqué, mais les marges d'IA le rendent viable.
- Calendrier : Production au 2ème semestre 2026 et fenêtre produit entre 2027 et 2028, avec la pression d'AMD et d'Intel.
L'écosystème du silicium se prépare à un changement de cycle avec le saut possible de Nvidia vers TSMC A16 pour son architecture Feynman. La combinaison de la technologie Gate-All-around (GAA) et du back-feed placerait ces GPU au premier plan, une évolution qui vise non seulement à accroître les performances, mais aussi à résoudre les problèmes goulots d'étranglement de puissance et de routage qui pèsent déjà sur les plus grandes puces d’IA.
Bien que plusieurs sources s'accordent à dire que le TSMC A16 atteindra la production de masse dans le deuxième semestre 2026, il n'y a pas unanimité sur les dates de sortie du produit : certains rapports parlent de Feynman en 2026, d'autres repoussent son arrivée effective sur le marché vers 2027 voire 2028. Cette période, ainsi que le doute de savoir si elle restera dans les centres de données ou si elle s'attaquera également à la consommation, marque le récit d'une pari ambitieux et risqué bien calculé.
TSMC A16 : Qu'est-ce que c'est et qu'offre-t-il par rapport au N2 ?
TSMC A16 est un nœud de classe 1,6 nm qui ne se limite pas à « réduire » le procédé : il introduit des transistors à nanofeuilles (GAA) et, pour la première fois dans la fonderie taïwanaise, un réseau d'alimentation sur la face arrière de la plaquette. Ce réseau, connu en interne sous le nom de Super Power Rail ou BSDPN (Backside Delivery Power Network), déplace les lignes électriques vers l'arrière, libérant ainsi le métal avant pour les signaux et réduisant les pertes de résistance.
En chiffres, TSMC parle d'un Amélioration de la vitesse de 8 à 10 % à puissance égale ou, alternativement, d'un 15 à 20 % de consommation en moins à la même fréquence, avec une augmentation de densité d'environ 7 à 10 % (≈1,10x). Certaines fuites développent cette idée en soulignant des innovations telles que NanoFlex/nanofeuille et des optimisations de routage qui faciliteraient la mise à l'échelle des SoC et en particulier des GPU avec de nombreux moteurs d'IA et de gros blocs de cache.
L'avantage décisif ne réside pas seulement dans les pourcentages, mais dans le type de conception qu'ils permettent : en séparant l'alimentation et les signaux, la face avant de la puce respire beaucoup mieux, ce qui réduit la congestion des interconnexions et la baisse de tension de l'alimentation. Cela ouvre la porte à largeurs de données plus agressives, des caches plus grands et davantage de logique dédiée à l'IA sans payer un prix prohibitif en termes de complexité de routage.
De plus, en dégageant le métal supérieur des panneaux, l'utilisation de hybride à liaison fine sur la face avant, quelque chose de clé si vous souhaitez empiler de la SRAM ou du cache 3D, et si vous souhaitez alléger le « embouteillage » autour des PHY de HBM dans des emballages à très haute densité. Bien sûr, tout cela nécessite un perfectionnement parallèle thermiques et méthodologie conçu pour exploiter le potentiel sans surchauffer ni pénaliser les performances soutenues.
Pour l'utilisateur final, la traduction est assez simple : des GPU plus puissants et plus efficaces qui peuvent être plus performants dans les jeux et la création de contenu, et surtout, qui évoluent mieux dans Charges de travail IA et HPC sans augmenter la consommation d'énergie. Ce gain d'efficacité est particulièrement significatif pour les accélérateurs dont l'enveloppe thermique (TDP) atteint plusieurs centaines de watts, où chaque point de pourcentage compte.
De Blackwell et Rubin à Feynman : le redressement de Nvidia
Pendant des années, Nvidia a évité la lithographie de pointe à ses débuts pour se concentrer sur architectures matures, faibles coûts et performances par watt. La trémie a été fabriquée en 4N, Blackwell pour les centres de données repose sur le 4NP, et la série GeForce RTX 50 a également opté pour le 4NP au lieu du N3 initial. Avec Rubin, le saut prévu est vers le famille N3 (3N/3NP), et les RTX 60 se dirigent dans cette direction.
Le grand changement vient avec Feynman : diverses sources indiquent que Nvidia a l'intention sauter N2/N2P atterrir directement sur l'A16. Si cela se confirme, ce serait la première fois depuis longtemps que l'entreprise dirige un nœud « de pointe » au lieu d'attendre sa maturité. Cette décision n'est pas un caprice, elle répond à une nécessité : les GPU d'IA gigantesques ont rencontré des limites. distribution et routage de la puissance avant, et l’alimentation arrière commence à devenir une exigence architecturale.
Un autre dérivé clé est le rôle d'Apple. Traditionnellement, Apple lançait des nœuds TSMC avec ses SoC iPhone, un « ancrage » de volume garantissant priorité d'approvisionnement. À cette occasion, les médias taïwanais tels que Commercial Times placent Nvidia comme le premier client de l'A16, un changement symbolique qui renforce la façon dont la croissance de TSMC provient de plus en plus HPC et IA et pas tellement sur le mobile.
Si Feynman y parvient en premier avec l'A16, nous serions face à la première puce commerciale à combiner, à grande échelle, Nanofeuille de GAA avec une puissance arrière chez TSMC. Ce n'est pas seulement une étape importante du processus : cela obligerait les concurrents et l'ensemble de l'écosystème à accélérer les outils, les flux de travail et modèles de puissance adapté à cette topologie d'alimentation.
En ce qui concerne les dates, c'est là que le bruit entre en jeu : certains parlent de GPU Feynman en 2026 coïncidant avec la « rampe » A16, d'autres, en se basant sur les feuilles de route précédentes, placent Feynman en 2028 et limitent la fenêtre d'industrialisation du nœud à 2026/2027. Il est raisonnable de penser que, même si la production de masse débute au second semestre 2, les produits finis pourraient être disponibles mi ou fin 2026 et que le déploiement complet pourrait être décalé vers 2027, selon les prévisions. complexité de l'emballage et le mix SKU.
Coûts, risques et paysage concurrentiel : Apple, AMD et Intel
Lancer un nœud a un prix. Les plaquettes de 2 nm d'Apple sont estimées à environ 27.000 $ à 28.000 XNUMX $, tandis que l'A16 avec son réseau électrique arrière dépasserait le 30.000 XNUMX $ par plaquetteN2P, qui intègre également BSDPN, se rapprocherait de ce chiffre en raison de sa plus grande complexité. À cela s'ajoutent des rendements initiaux plus faibles, ce qui rend chaque étape plus coûteuse. puce valide dans les premiers lots.
Pour Nvidia, cependant, le prix peut s'accumuler : un accélérateur d'IA se vend des dizaines de milliers de dollars, et l'amélioration de la densité et de l'efficacité peut compenser le coût supplémentaire s'il garantit une avantage de performance De plus, être un « client phare » garantit un accès prioritaire et renforce encore son alliance avec TSMC à un moment où la demande en IA donne le ton au secteur.
La concurrence n'est pas encore terminée : AMD a annoncé le franchissement d'une étape importante dans le développement du silicium. N2 pour son processeur EPYC Venice et il y a des rumeurs de Zen 6 avec des variantes N2X, tandis que sa feuille de route de Méduse (Zen 6) envisage N2 et N2P avec actualisation. Parallèlement, Intel promeut 18A avec sa propre alimentation arrière (PowerVia) et prépare son déploiement, avec des mentions de Panther Lake et 18A-P. Passer directement à l'A16 lui donnerait, si tout se passe bien, une marge de manœuvre face à ses concurrents en 2 nm pendant une bonne partie de la seconde moitié de la décennie, et face à des assembleurs comme ASUS propose des GPU avancés aux équipes professionnelles.
Le risque existe : l'A16 implique de nouveaux thermiques, un packaging complexe avec HBM de pointe et un Méthodologie EDA que l'alimentation arrière est toujours intégrée. Initialement, les rendements pourraient nécessiter une segmentation prudente des unités de gestion des stocks (UGS), et les coûts pourraient se refléter dans le prix final. Nvidia, cependant, semble prêt à assumer ce coût pour consolider son rôle de Référence IA.
Pour le consommateur, l'impact pourrait être indirect. Si Feynman se concentre d'abord sur les centres de données, le marché GeForce en subira les conséquences en premier. Rubin en N3 et probablement un cycle de maturation avant l'arrivée du back-feeding et des GAA dans le jeu vidéo. Pourtant, de nombreuses optimisations architecturales et logicielles (par exemple, des améliorations de type DLSS et des blocages d'IA) continuent de se faire sentir. consommation avec une certaine vitesse.
Implications techniques : de la potence arrière à la 3D et au HBM
L'alimentation par fond de panier raccourcit le trajet d'alimentation vers les transistors et réduit la chute de tension IR, ce qui limite la fréquence et la stabilité, notamment sur les puces de très grande taille. En libérant la partie métallique de la face avant, le routage du signal est moins encombré et l'intégration est facilitée. de larges interconnexions et des blocs fonctionnels plus ambitieux sans pénaliser autant la latence.
Sur les GPU, cela se traduit par la possibilité d'augmenter la largeur du SM/cœurs, d'améliorer la hiérarchie du cache et d'ajouter plus Accélérateurs d'IA sans une explosion de couches métalliques de puissance dédiées. Cela améliore également la marge de manœuvre pour l'intégration des PHY HBM avec moins de goulots d'étranglement dans la zone E/S, ce qui est essentiel pour HBM3E et les générations futures avec bande passante massive.
Un autre effet secondaire du nettoyage de la face avant est que le collage hybride La finesse devient plus pratique pour le cache ou la SRAM empilée, permettant des hiérarchies mémoire plus proches des cœurs et des économies d'énergie lors des accès. Cependant, cela se fait au prix d'une complexité thermique accrue : davantage de blocs empilés et une densité accrue nécessitent modèles de chaleur et une dissipation avancée pour éviter les « points chauds ».
Ceux qui conçoivent ces puces devront mettre à jour les flux de bibliothèque, les règles de conception et les stratégies de développement. domaines de pouvoir Conçus pour une topologie back-end, les outils EDA évoluent déjà dans cette direction, mais les premiers à produire en volume bénéficient d'un avantage en termes de méthodologies et de savoir-faire difficiles à copier rapidement.
Pour les centres de données, les avantages sont évidents : des performances supérieures et durables pour une consommation d'énergie identique ou inférieure, et de meilleures bases pour les architectures multi-puces avec puces logiques et mémoire. Avec l'A16, TSMC entend démontrer que alimentation arrière Il est non seulement viable, mais nécessaire de faire évoluer le calcul intensif au cours de la seconde moitié de la décennie.
Uniquement des centres de données ou également des jeux ?
Une grande question se pose : Feynman restera-t-il l'architecte axé sur IA et HPC ou s'il proposera des dérivés GeForce pour un usage grand public. Certaines sources suggèrent une concentration initiale sur les centres de données, suivie d'une transition vers le marché intérieur lorsque le nœud sera plus établi, ce qui est cohérent avec la stratégie historique La volonté de Nvidia de faire évoluer les technologies en privilégiant le « centre de données ».
En attendant, tout porte à croire que la RTX 60 continuera de s'appuyer sur 3N/3NP, avec des améliorations progressives en termes d'efficacité, de fréquences et de capacités d'IA. C'est logique : l'intégration de GAA et de flux arrière aux jeux vidéo nécessite une chaîne d'approvisionnement performante et des coûts compatibles avec l'ASP de cartes de consommationSi le saut se produit, il pourrait survenir un peu plus tard que dans les accélérateurs professionnels.
Pour ceux qui cherchent à acheter aujourd'hui, la chose raisonnable à faire est de suivre l'évolution de Rubin et de comparer les performances/consommation de la nouvelle génération de GeForce, en fonction guides d'achat et des tests indépendants. L'impact de l'A16 sur le marché intérieur se fera sentir, mais probablement via un cycle d'adoption progressif et avec une base d'IA solide.
Calendrier et signes à surveiller
Les pièces du calendrier s'assemblent ainsi : TSMC prévoit de lancer la production en série de A16 au second semestre 2, donc les premiers produits commerciaux n'apparaîtront guère avant mi ou fin 2027. Certaines feuilles de route et rapports placent la famille Feynman en train de faire ses preuves en 2028, tandis que d'autres fuites sont plus optimistes avec dates 2026La réalité pourrait être hybride : « silicium précoce » en 2026/27 et déploiement généralisé en 2028.
En parallèle, nous continuerons à voir AMD progresser dans N2/N2P avec Venice et Zen 6, et Intel qui pousse 18A avec PowerVia et ses premiers produits. La clé résidera dans l'obtention des meilleures performances soutenues par watt dans les charges de travail d'IA réelles, dans la maturité du packaging avec HBM, et dans les rendements par plaquette obtenir chaque nœud à l'échelle.
Si Nvidia lance l'A16 avec Feynman, cela rompra une tradition de plus d'une décennie où Apple a inauguré chaque processus et positionnera l'IA comme une vitrine de technologie de pointeIl ne s’agit pas seulement d’un changement de vitesse : c’est un signe que la force motrice de la croissance du silicium n’est plus les smartphones, mais l’informatique accélérée.
Au-delà de la guerre des chiffres, le tournant se situe dans l’architecture : puissance arrière Cela assouplit les limites qui freinaient l'essor des GPU plus puissants, et GAA pose les bases de la prochaine étape de la montée en puissance. Si TSMC et Nvidia réussissent leurs performances, la barre pour AMD, Intel et les autres sera placée plus haut, poussant l'ensemble du secteur à accélérer.
Cela laisse un scénario très compétitif : des coûts élevés au début, des avantages évidents pour les charges de travail de l'IA et de la place pour chaque entreprise de jouer ses cartes dans les nœuds, le packaging et logiciel optimiséCelui qui saura le mieux aligner ces trois éléments gagnera dans les futurs cycles de produits.
Avec tout ce qui précède sur la table, la photographie est convaincante : Feynman sur l'A16 Il ne s'agit pas seulement d'une promesse de plus de FPS ou de plus de TFLOPS, mais d'une réflexion sur la manière d'alimenter et de faire évoluer les puces extrêmes ; les dates fluctuent entre 2026 et 2028 en fonction de l'étape que nous examinons, les coûts sont élevés mais gérables en IA, et la concurrence est rude des deux côtés avec N2/N2P et 18A ; si Nvidia et TSMC s'alignent bien sur le processus, le packaging et la demande, nous aurons la référence qui donnera le ton pour le reste.
